

MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

Patent number: JP2003086792
 Publication date: 2003-03-20
 Inventor: KOSUGI RYOJI; FUKUDA KENJI; SENZAKI SUMIHISA;
 OKAMOTO MITSUHIKA; HARADA SHINSUKE; SUZUKI SEIJI
 Applicant: NAT INST OF ADV IND & TECHNOL; SANYO ELECTRIC CO
 Classification:
 - International: H01L21/04; H01L21/02; (IPC1-7): H01L29/78; H01L21/316
 - european: H01L21/04H10B; H01L21/04H20B
 Application number: JP20010274073 20010910
 Priority number(s): JP20010274073 20010910

Also published as:




EP1434272 (A1)
 WO03023864 (A1)
 US2004242022 (A)

Report a data error here

Abstract of JP2003086792

PROBLEM TO BE SOLVED: To provide MIS and MOS semiconductor devices having high channel mobility using a semiconductor substrate containing a silicon carbide region. **SOLUTION:** Related to manufacturing of a silicon carbide semiconductor device containing a process wherein a gate insulation film such as a silicon oxide film, a silicon nitride film or a silicon oxide nitride film is formed on the semiconductor substrate containing the silicon carbide region, the gate insulation film is formed on the silicon carbide region; and then heat treatment is performed at a predetermined temperature at 900-1000 deg.C in an atmosphere containing H₂O (water) for a predetermined time.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2003-86792
(P2003-86792A)

(43) 公開日 平成15年3月20日 (2003.3.20)

| | | | |
|---------------------------|------|----------------|-------------|
| (51) Int.Cl. ⁷ | 識別記号 | F I | データベース(参考) |
| H 0 1 L 29/78 | | H 0 1 L 21/316 | P 5 F 0 5 8 |
| 21/316 | | | S 5 F 1 4 0 |
| | | 29/78 | 3 0 1 B |
| | | | 3 0 1 G |

審査請求 未請求 請求項の数25 OL (全 9 頁)

(21) 出願番号 特願2001-274073(P2001-274073)

(22) 出願日 平成13年9月10日 (2001.9.10)

(71) 出願人 301021533

独立行政法人産業技術総合研究所
東京都千代田区霞が関1-3-1

(71) 出願人 000001889

三洋電機株式会社
大阪府守口市京阪本通2丁目5番5号

(72) 発明者 小杉 亮治

茨城県つくば市東1-1-1 独立行政法
人産業技術総合研究所つくばセンター内

(74) 代理人 100082669

弁理士 福田 賢三 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置の作製法

(57) 【要約】

【課題】 炭化珪素領域を含む半導体基板を用いた高チャネル移動度を有するMISおよびMOS型半導体装置を提供することを目的とする。

【解決手段】 半導体装置の作製法に関して、炭化珪素領域を含む半導体基板上に、シリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化窒化膜などのゲート絶縁膜を形成する工程を含む炭化珪素半導体装置の製造において、炭化珪素領域上にゲート絶縁膜を形成した後、900℃から1000℃のいずれかの予め決められた温度で、H₂O(水)を含んだ雰囲気中で予め決められた時間にわたり熱処理する。



【特許請求の範囲】

【請求項 1】 炭化珪素領域を含む半導体基板上にゲート絶縁膜を形成する工程を含む半導体装置の作製法において、炭化珪素領域上にゲート絶縁膜を形成した後、900℃から1000℃のいずれかの予め決められた温度で、 H_2O （水）を含んだ雰囲気中で予め決められた時間にわたり熱処理する工程を含むことを特徴とする半導体装置の作製法。

【請求項 2】 請求項 1 に記載の半導体装置の作製法において、ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化窒化膜であることを特徴とする半導体装置の作製法。

【請求項 3】 請求項 1 に記載の半導体装置の作製法において、ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化窒化膜を含む多層膜であることを特徴とする半導体装置の作製法。

【請求項 4】 請求項 1、2、あるいは 3 に記載の半導体装置の作製法において、 H_2O を含んだ雰囲気中の水分濃度は 2.5% 以上であることを特徴とする半導体装置の作製法。

【請求項 5】 請求項 4 に記載の半導体装置の作製法において、 H_2O を含んだ雰囲気での熱処理時間は、1 ないし 5 時間の予め決められた時間であることを特徴とする半導体装置の作製法。

【請求項 6】 請求項 5 に記載の半導体装置の作製法において、ゲート絶縁膜を、1100℃から1250℃の予め決められた温度での熱酸化法により形成する工程を含むことを特徴とする半導体装置の作製法。

【請求項 7】 請求項 6 に記載の半導体装置の作製法において、熱酸化膜形成中の雰囲気が乾燥酸素であることを特徴とする半導体装置の作製法。

【請求項 8】 請求項 6 または請求項 7 に記載の半導体装置の作製法において、熱酸化膜形成後に、1100℃から1300℃の範囲の予め決められた温度で、もしくは熱酸化膜形成温度と同温度で、不活性ガス中で熱処理を 30 分以上行うことを特徴とする半導体装置の作製法。

【請求項 9】 請求項 1 から請求項 5 のいずれかに記載の半導体装置の作製法における、ゲート絶縁膜は、熱酸化法、堆積法、あるいはそれらを組み合わせたゲート絶縁膜形成方法により形成された膜であることを特徴とする半導体装置の作製法。

【請求項 10】 請求項 9 に記載の半導体装置の作製法において、ゲート絶縁膜が、堆積シリコン酸化膜を含むことを特徴とする半導体装置の作製法。

【請求項 11】 請求項 9 に記載の半導体装置の作製法において、ゲート絶縁膜が、堆積シリコン窒化膜を含むことを特徴とする半導体装置の作製法。

【請求項 12】 請求項 9 から請求項 11 に記載の半導体装置の作製法において、ゲート絶縁膜形成工程と、H

O を含んだ雰囲気での熱処理工程との間に、乾燥酸素雰囲気中で熱処理する工程あるいは不活性ガス雰囲気中で熱処理する工程を含むことを特徴とする半導体装置の作製法。

【請求項 13】 請求項 12 に記載の半導体装置の作製法において、乾燥酸素雰囲気中で熱処理温度あるいは不活性ガス雰囲気中で熱処理温度は、1100℃から1250℃の範囲の予め決められた温度で行うことを特徴とする半導体装置の作製法。

10 【請求項 14】 請求項 1 から請求項 13 のいずれかに記載の半導体装置の作製法において、 H_2O （水）を含んだ雰囲気は、 O_2 （酸素）ガスと不活性ガスとのどちらか一方、または両方のガスを含むことを特徴とする半導体装置の作製法。

【請求項 15】 請求項 1 から請求項 14 のいずれかに記載の半導体装置の作製法において、 H_2O （水）を含んだ雰囲気は、 H_2 （水素）ガスと O_2 （酸素）ガスの熱反応により生成された H_2O を含むことを特徴とする半導体装置の作製法。

20 【請求項 16】 請求項 15 に記載の半導体装置の作製法において、 H_2O を含んだ雰囲気は、 H_2 ガスの流量 $[H_2]$ と O_2 ガスの流量 $[O_2]$ の比が $[H_2]/[O_2] = 2/7$ から 2 の範囲にある H_2 ガスと O_2 ガスの反応により生成することを特徴とする半導体装置の作製法。

【請求項 17】 請求項 1 から請求項 16 のいずれかに記載の半導体装置の作製法において、炭化珪素領域を含む半導体基板表面の洗浄工程を含むことを特徴とする半導体装置の作製法。

30 【請求項 18】 請求項 17 に記載の半導体装置の作製法において、炭化珪素基板表面の洗浄工程に犠牲酸化処理を含むことを特徴とする半導体装置の作製法。

【請求項 19】 請求項 17 あるいは請求項 18 に記載の半導体装置の作製法において、炭化珪素領域を含む半導体基板表面の洗浄工程は、紫外光の照射を伴うオゾン暴露処理を含むことを特徴とする半導体装置の作製法。

【請求項 20】 請求項 19 に記載の半導体装置の作製法において、紫外光の照射を伴うオゾン暴露処理を減圧下で行うことを特徴とする半導体装置の作製法。

40 【請求項 21】 請求項 1 から請求項 20 のいずれかに記載の半導体装置の作製法において、 H_2O を含んだ雰囲気中で熱処理する工程を含み、該熱処理後の全ての工程が、800℃を最高温とする工程群で構成されていることを特徴とする半導体装置の作製法。

【請求項 22】 請求項 1 から請求項 21 のいずれかに記載の半導体装置の作製法において、アルミニウムを含む材料によりゲート電極膜を形成する工程を含むことを特徴とする半導体装置の作製法。

【請求項 23】 炭化珪素領域を含む半導体基板上にゲート絶縁膜を形成する工程を含む半導体装置の作製法に

において、炭化珪素基板上にゲート絶縁膜を形成した後、600℃から900℃のいずれかの予め決められた温度で、 H_2O （水）を含んだ雰囲気中で予め決められた時間にわたり熱処理する工程を含むことを特徴とする半導体装置の作製法。

【請求項24】 請求項1から請求項22のいずれかに記載の半導体装置の作製法において、炭化珪素領域を含む半導体基板上に炭化珪素領域の面方位が（0001）面であることを特徴とする半導体装置の作製法。

【請求項25】 請求項23に記載の半導体装置の作製法において、炭化珪素領域を含む半導体基板上の炭化珪素領域の面方位が（000-1）面であることを特徴とする半導体装置の作製法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、炭化珪素領域を含む半導体基板を用いた金属-絶縁膜（あるいは酸化膜）-半導体（MISあるいはMOS）構造を有する電界効果型トランジスタ（MISFETあるいはMOSFET）の作製法に関し、とりわけゲート絶縁膜の形成方法及びその後の熱処理工程を工夫し、MISあるいはMOS型FETのチャネル移動度を向上させる技術に関する。

【0002】

【従来の技術】炭化珪素は、大きなバンドギャップ、高い熱伝導率、高い飽和電子ドリフト速度、高い絶縁破壊電圧といった優れた特徴を有する半導体材料であり、次世代の低損失パワーデバイス素子材料として注目されている。炭化珪素は、シリコン半導体と同様に熱酸化によって酸化膜の形成が可能であることから、とりわけ金属-酸化膜-半導体構造を有する電界効果型トランジスタ（MOSFET）が、炭化珪素パワーデバイス素子の有力候補と考えられている。しかしながら、現状の技術によって作製される炭化珪素基板を用いたMOSFETでは、チャネル移動度が炭化珪素バルクの電子移動度から予想される値よりも極めて低い。これは酸化膜/窒化膜/酸化膜などを絶縁膜として用いたMIS型FETでも同様である。これまで、このチャネル移動度の向上を目指して多くの研究がなされてきており、酸化膜/炭化珪素界面の形成方法に関してはすでにいくつかの開示がある。

【0003】例えば、特開平11-31691号公報には、水素と酸素の燃焼により水を生成して熱酸化するバイロジェニック酸化において、水素と酸素の流量比を1:1よりも水素の流量を多くする方法が記載されている。実施例では、この方法によってゲート酸化膜を形成し、P型の炭化珪素を用いたMOSキャパシターにおいて界面準位が低減されると記載されている。

【0004】また、アメリカ合衆国特許（USA. PAT. No. US5972801号公報）においては、炭化珪素基板の酸化

法について、1050℃から1100℃の範囲でゲート酸化膜を熱酸化法により形成後、600℃から1000℃の範囲で H_2O を含む雰囲気における熱処理を行うことを特徴とする方法が記載されている。実施例においては、95℃に熱した純水中に酸素を通過させること（バブリング）によって H_2O を含む雰囲気を生成しており、 H_2O を含む雰囲気中の水分濃度は重要なパラメータとなっていない。また、 H_2O を含む雰囲気での具体的な熱処理時間は記載されておらず、ゲート酸化膜の形成温度も1050℃から1100℃の範囲であり、このため、これらは、本発明と異なるものである。

【0005】

【発明が解決しようとする課題】従来の炭化珪素を基板に用いたMISあるいはMOS型FETは、チャネル移動度が炭化珪素バルクの電子移動度に対して極めて低い。炭化珪素のもつ本来の物性がデバイス特性に反映されていない。すなわち、FETのオン抵抗値（ R_{on} ）が炭化珪素の物性値から理論的に予想される値よりも極めて高い。とりわけ、4Hと呼ばれる結晶構造を有する炭化珪素（4H-SiC）は、バルクの電子移動度は900 cm²/Vs程度であるにもかかわらず、通常の熱酸化法によって形成したMOS型FETのチャネル移動度は5~10 cm²/Vs程度ときわめて低い。これを改善するものとして、ゲート酸化膜形成前の表面処理による改善について、文献1（K. Ueno et al., Mat. Sci. and Eng. B61-62(1999)472-474.）に、また、活性化アニール温度の低温化による改善について、文献2（J. A. Cooper et al., Mat. Res. Soc. Proc. Vol. 572, p3-14）に、報告されている。これらの文献によって、20~25 cm²/Vs程度のチャネル移動度も報告されているが、バルクの電子移動度からみれば、まだ改善の余地があることは明かである。

【0006】本発明は、上記課題を解決するために提案されたもので、炭化珪素領域を含む半導体基板を用いた高チャネル移動度を有するMISおよびMOS型半導体装置を提供することを目的とする。

【0007】

【課題を解決するための手段】上記目的を達成するために、本発明における第1の発明は、半導体装置の作製法に関しており、炭化珪素領域を含む半導体基板上にゲート絶縁膜を形成する工程を含む半導体装置の作製法において、炭化珪素領域上にゲート絶縁膜を形成した後、900℃から1000℃のいずれかの予め決められた温度で、 H_2O （水）を含んだ雰囲気中で予め決められた時間にわたり熱処理する工程を含むことを特徴としている。

【0008】また、本発明における第2あるいは第3の発明は、上記した第1の発明の構成に加えて、ゲート絶縁膜を、シリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化窒化膜で、あるいはそれらの膜を含む多層膜で構成することを特徴としている。

【0009】また、第4の発明は、高チャネル移動度を有する炭化珪素のMISおよびMOS型半導体装置を提供するため、上記した第1、第2、あるいは第3の発明における H_2O を含んだ雰囲気中の水分濃度は25%以上であることを特徴としている。

【0010】また、第5の発明は、上記した第4の発明における H_2O を含んだ雰囲気での熱処理時間は、1ないし5時間の予め決められた時間であることを特徴としている。

【0011】また、第6の発明は、ゲート酸化膜の形成時間を短くし、また、高い移動度を実現するために、上記した第5の発明におけるゲート絶縁膜を、1100℃から1250℃の予め決められた温度での熱酸化法により形成することを特徴としている。

【0012】また、第7の発明は、上記した第6の発明において、熱酸化膜形成中の雰囲気が乾燥酸素であることを特徴としている。

【0013】また、第8の発明は、上記した第6あるいは第7の発明において、熱酸化膜形成後に、1100℃から1300℃の範囲の予め決められた温度で、もしくは熱酸化膜形成温度と同温度で、不活性ガス中で熱処理を30分以上行うことを特徴としている。

【0014】また、第9の発明は、上記した第1から第5のいずれかの発明において、ゲート絶縁膜は、熱酸化法、堆積法、あるいはそれらを組み合わせたゲート絶縁膜形成方法により形成された膜であることを特徴としている。

【0015】また、第10あるいは第11の発明は、堆積法により種々の膜を形成できることから、上記した第9の発明において、ゲート絶縁膜を、堆積シリコン酸化膜、あるいは、堆積シリコン窒化膜を含む堆積法によって形成することを特徴としている。

【0016】また、第12の発明は、上記した第9から第11のいずれかの発明において、ゲート絶縁膜形成工程と、 H_2O を含んだ雰囲気での熱処理工程との間に、乾燥酸素雰囲気中で熱処理する工程あるいは不活性ガス雰囲気中で熱処理する工程を含むことを特徴としている。

【0017】また、第13の発明は、上記した第12の発明において、乾燥酸素雰囲気中で熱処理温度あるいは不活性ガス雰囲気中で熱処理温度は、1100℃から1250℃の範囲の予め決められた温度で行うことを特徴としている。

【0018】また、第14の発明は、上記した第1から第13のいずれかの発明において、 H_2O （水）を含んだ雰囲気は、 O_2 （酸素）ガスと不活性ガスとのどちらか一方、または両方のガスを含むことを特徴としている。

【0019】また、第15の発明は、上記した第1から第14のいずれかの発明において、 H_2O （水）を含ん

だ雰囲気は、 H_2 （水素）ガスと O_2 （酸素）ガスの熱反応により生成された H_2O を含むことを特徴としている。

【0020】また、第16の発明は、上記した第15の発明において、 H_2O （水）を含んだ雰囲気は、 H_2 ガスの流量 $[H_2]$ と O_2 ガスの流量 $[O_2]$ の比が $[H_2]/[O_2] = 2/7$ から2の範囲にある H_2 ガスと O_2 ガスの反応により生成することを特徴としている。

10 【0021】また、第17の発明は、上記した第1から第16のいずれかの発明において、炭化珪素領域を含む半導体基板表面の洗浄工程を含むことを特徴としている。

【0022】また、第18の発明は、上記した第17の発明において、炭化珪素基板表面の洗浄工程に犠牲酸化処理を含むことを特徴としている。

20 【0023】また、第19の発明は、上記した第17あるいは第18の発明において、炭化珪素領域を含む半導体基板表面の洗浄工程は、紫外光の照射を伴うオゾン暴露処理を含むことを特徴としている。

【0024】また、第20の発明は、上記した第19の発明において、紫外光の照射を伴うオゾン暴露処理を減圧下で行うことを特徴としている。

【0025】また、第21の発明は、上記した第1から第20のいずれかの発明において、 H_2O を含んだ雰囲気中で熱処理する工程を含み、該熱処理後の全ての工程が、800℃を最高温度とする工程群で構成されていることを特徴としている。

30 【0026】また、第22の発明は、上記した第1から第21のいずれかの発明において、アルミニウムを含む材料によりゲート電極膜を形成する工程を含むことを特徴としている。

【0027】また、第23の発明は、炭化珪素領域を含む半導体基板上にゲート絶縁膜を形成する工程を含む半導体装置の作製法において、炭化珪素基板上にゲート絶縁膜を形成した後、600℃から900℃のいずれかの予め決められた温度で、 H_2O （水）を含んだ雰囲気中で予め決められた時間にわたり熱処理する工程を含むことを特徴としている。

40 【0028】また、第24の発明は、上記した第1から第22のいずれかの発明において、炭化珪素領域を含む半導体基板上に炭化珪素領域の面方位が（0001）面であることを特徴としている。

【0029】また、第25の発明は、上記した第23の発明において、炭化珪素領域を含む半導体基板上の炭化珪素領域の面方位が（000-1）面であることを特徴としている。

【0030】

50 【発明の実施の形態】本発明では、 H_2O を含んだ雰囲気での熱処理は、ゲート絶縁膜の形成後に行うものであ

る。この効果は、ゲート絶縁膜の形成方法（温度、雰囲気等）に依存しており、その方法が異なれば、チャネル移動度の向上は見られない場合もある。また、本発明では、 H_2O を含んだ雰囲気中の水分濃度以外に、熱処理温度や熱処理時間に関する最適条件となる明確な幅が存在し、この条件から外れたものに関してもチャネル移動度の向上はみられない。これは、従来の界面準位に関する議論とは振舞いが異なるものである。以下にこの発明の実施の形態を図1に示す実施例に基づいて詳細に説明する。

【0031】

【実施例】炭化珪素基板（SiC）を用いて実際に図4に示す半導体装置（以下では横型のMOS型FET）を作製し、相互コンダクタンス（ G_m ）-ゲート電圧（ V_g ）特性から、線形領域（ドレイン電圧 $V_d = 0.1V$ ）における電界効果チャネル移動度（ μ_{fe} ）のゲート絶縁膜形成方法、及びその後の熱処理プロセス依存性を調べた。図4は、実際に作製した炭化珪素基板を用いたMOSFETの断面図である。炭化珪素基板にはP型の4H-SiC（0001）エピタキシャル基板（アクセプタ密度とドナー密度の差は、約 $5 \times 10^{11} \text{ cm}^{-3}$ ）およびP型の6H-SiC（0001）エピタキシャル基板（アクセプタ密度とドナー密度の差は、約 $5 \times 10^{11} \text{ cm}^{-3}$ ）を使用した。以下、図1に示すMOSFETの作製プロセスを順を追って具体的に説明する。

【0032】I）. アライメントマーク形成工程

I-1. 炭化珪素基板のRCA洗浄
I-2. フォトリソグラフィ（フォトリソ）用のアライメントマーク形成のためのフォトリソ工程
I-3. アライメントマークをRIE（Reactive ion etching）により形成

【0033】II）. ソース/ドレイン領域の形成工程

II-1. ソース/ドレイン領域のイオン注入マスク用の堆積酸化膜を形成。
II-2. ソース/ドレイン領域のフォトリソ後、BHF（バッファードフッ酸）を用いて堆積酸化膜をエッチングし、イオン注入されるソース/ドレイン領域を開口。

II-3. 基板温度 $500^\circ\text{C} \sim 1200^\circ\text{C}$ で窒素、燐あるいは砒素イオンを注入し、ソース/ドレイン領域を形成。本実施例では、基板温度 500°C で燐をイオン注入した。

【0034】III）. イオン注入領域の活性化アニール工程

III-1. 不活性ガス雰囲気中、 1100°C から 1700°C の範囲において活性化アニールを行う。本実施例では、 1500°C で5分間の活性化アニールを行った。

【0035】IV）. 層間絶縁膜の形成工程

IV-1. 層間絶縁膜用の酸化膜を堆積法により形成

IV-2. 素子形成領域（アクティブ領域）のフォトリソ後、BHFを用いて堆積酸化膜をエッチングし、アクティブ領域を開口。

【0036】V）. ゲート絶縁膜の形成および後処理工程

V-1. RCA洗浄

V-2. 熱酸化により（犠牲）酸化膜を形成し、その酸化膜を希フッ酸で除去（犠牲酸化処理）

V-3. ゲート絶縁膜形成を 1100°C から 1250°C の熱酸化法、堆積法あるいは両者の組み合わせにより行う。実施例では、乾燥酸素雰囲気、 1200°C での熱酸化により約 42 nm のゲート酸化膜を形成した。

V-4. ゲート酸化膜形成後に、不活性ガス中で30分以上の熱処理を行う。実施例では、アルゴン中で30分間行った。この工程は、省略しても良い。

V-5. H_2O を含む雰囲気での熱処理を 600°C から 1000°C の範囲で、1時間から5時間の範囲で行う。実施例では、 950°C で3時間行った。 H_2O を含む雰囲気は、 H_2 （水素）ガスと O_2 （酸素）ガスの熱反応（パイロジェニック法）により生成した。また、 H_2 ガスの流量 $[H_2]$ と O_2 ガスの流量 $[O_2]$ の比、 $[H_2]/[O_2]$ は、0から2/3の範囲で変化させた。

【0037】VI）. ゲート電極の形成工程

VI-1. ゲート電極は、アルミニウム（Al）、モリブデン（Mo）などの金属膜、W（タングステン）-Si膜、Mo（モリブデン）-Si膜及びTi（チタン）-Si膜などのシリサイド膜、あるいは、n型、P型シリコンゲート電極のいずれでもよい。実施例では、Al電極を抵抗加熱法により形成した。

VI-2. ゲート電極のフォトリソ後、I）で形成した電極をエッチングすることによりゲート電極を形成した。

【0038】VII）. コンタクトホール形成工程

VII-1. ソース/ドレイン領域上の絶縁膜をエッチングしてコンタクトホールを開口する。

VIII）. 金属配線の形成工程

VIII-1. Ni（ニッケル）、Ti、Alなどの金属、あるいはこれらの積層膜を形成する。実施例では、Alを抵抗加熱により形成した。

VIII-2. ドライエッチングあるいは、ウェットエッチングにより金属配線を形成する。本実施例では抵抗加熱によりAlを蒸着した後、ウェットエッチングを行った。

VIII-3. 不活性ガス雰囲気中で熱処理を行う。この工程は、省略しても良い。

IX）. 保護膜の形成工程。

IX-1. 低温CVDプロセスによりシリコン酸化膜を形成した。

【0039】以上は、セルフアラインを用いない場合のプロセスであり、セルフアラインを用いる場合には、

Ⅰ. アライメントマーク形成工程、Ⅱ. 層間絶縁膜の形成工程、Ⅲ. ゲート絶縁膜の形成および後処理工程、Ⅳ. ゲート電極の形成工程、Ⅴ. ソース/ドレイン領域の形成工程、Ⅵ. イオン注入領域の活性化アニール工程、Ⅶ. コンタクトホール形成工程、Ⅷ. 保護膜の形成工程、となる。特に、以下のプロセス、

1. ゲート酸化膜形成、
2. 不活性ガス中での熱処理、
3. H_2O を含む雰囲気における熱処理工程、

については、以下にそれぞれの典型的なプロセス条件を示す。

1. ゲート絶縁膜形成：1200℃、乾燥酸素雰囲気中で140分間
2. アルゴンガス中でのポストアニール：1200℃、30分間
3. H_2O を含む雰囲気における熱処理：パイロジェニック酸化における条件は、 $[H_2]/[O_2] = 0 \sim 0.67$ 、基板温度：950℃、熱処理時間：180分間、である。

【0040】図2(a)は、4H-SiC基板、図2(b) 6H-SiCの(0001)基板を用いたMOSFET作製において、上述の典型的なプロセス条件の水分濃度を50% ($H_2/O_2 \sim 0.67$) としたときのゲート電圧に依存したチャネル移動度特性 ($\mu_{fe}-V_g$ 特性) をそれぞれ示したものである。4H-SiC(0001)においては、 μ_{fe} は、約50 cm^2/Vs 、6H-SiC(0001)においては、約95 cm^2/Vs の値が得られた。

【0041】また、どちらの基板を用いたMOSFETにおいても、 μ_{fe} の最大値 ($\mu_{fe,max}$) から高ゲート電圧側 (25V) への減少は20%程度と小さい。通常の熱酸化法によってゲート酸化膜を形成した場合の $\mu_{fe,max}$ は、4H-SiC(0001) で5~10 cm^2/Vs 、6H-SiC(0001) で35 cm^2/Vs 程度であることから、本発明によって、4H-SiC、6H-SiC(0001) とともに大幅な μ_{fe} の増加が実現されたことが分かる。これら μ_{fe} の増加は、4H-SiC(0001)、6H-SiC(0001) 基板を用いたMOSFETにおいても同様に確認された。

【0042】次に、4H-SiC(0001) 基板を用いたMOSFETにおける、 $\mu_{fe,max}$ の (H_2O を含む雰囲気中の) 水分濃度依存性を図3に示す。図3中の黒丸(●)は、水分濃度を0% (乾燥酸素雰囲気でのアニールに対応)、13%、25%、50%と変化させたときの $\mu_{fe,max}$ をプロットしたものである。図から明らかなように、水分濃度が上昇するにつれ $\mu_{fe,max}$ は増加し、特に25%以上における $\mu_{fe,max}$ の増加が顕著である。一方で、ほぼ同じ位置で重なった状態にある図中の

○、△、▽、□はそれぞれ上述した典型的なプロセスにおいて、ゲート酸化膜形成を1300℃、30分間で行ったもの(○)、 H_2O を含んだ雰囲気における熱処理温度を850℃(△)、1050℃(▽)で180分間行なったもの、 H_2O を含んだ雰囲気における熱処理温度、時間をそれぞれ950℃、60分間にしたもの(□)である。水分濃度以外のプロセス条件が異なる場合、移動度はいずれのFETにおいても $\mu_{fe,max} = 8 cm^2/Vs$ 程度と低い値を示した。この $\mu_{fe,max}$ の値は、通常の熱酸化のみによってゲート酸化膜を形成した場合とほぼ同程度である。

【0043】図4中の黒丸(●)は、6H-SiC(0001) 基板を用いて水分濃度を25%、50%と変化させたときの $\mu_{fe,max}$ をプロットしたものである。図中の黒四角(■)は、熱酸化によってゲート酸化膜を形成した後、 H_2O を含む雰囲気における熱処理を行わなかったものである。図より、6H-SiC(0001) 基板においても、通常の熱酸化によって形成したゲート酸化膜を用いた場合の $\mu_{fe,max}$ に対して、水分濃度の上昇に伴い移動度が大きく増加することが分かる。

【0044】以上の実施例では、最も基本的な横型のMOS型FETについて述べたが、本明細書記載の発明は横型のFETだけでなく、縦型のMOS(MIS)型FET、絶縁ゲートバイポーラトランジスタ(IGBT)、MOS型サイリスタなどの半導体装置にも適用可能であることは明かである。

【0045】また、以上の実施例では、ゲート絶縁膜として、シリコン酸化膜を用いた結果について述べたが、シリコン窒化膜やシリコン酸化窒化膜を用いた場合においても、半導体基板とゲート絶縁膜との界面には、極めて薄いシリコン酸化膜が存在していることが知られていることから、上記の実施例において、シリコン酸化膜の代わりに、シリコン窒化膜やシリコン酸化窒化膜を用いた場合でも、上記と同様の効果が得られることは明らかである。

【0046】

【発明の効果】この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。

【0047】炭化珪素基板を用いたMISおよびMOS型FETを作製するプロセスにおいて、本明細書記載の発明によるゲート絶縁膜の形成及びその後の熱処理を適切に行うことにより、高チャネル移動度を有する炭化珪素基板を用いたMISおよびMOS型半導体装置を実現することが可能となった。

【0048】本発明における第1、第2、あるいは、第3の発明では、炭化珪素領域上のトランジスタ等に用いるシリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化窒化膜の単層膜或多層膜でできたゲート絶縁膜を形成後、900℃から1000℃の温度で、 H_2O (水) を含んだ雰囲気中で熱処理する事により、チャネル移動

度を改善できた。

【0049】また、本発明における第4、あるいは、第5の発明では、上記の、 H_2O （水）を含んだ雰囲気での熱処理を、水分濃度は25%以上とし、熱処理時間は、1時間から5時間とすることにより、チャンネル移動度を改善できた。

【0050】さらに、第6から第11の発明では、上記のゲート絶縁膜を、1100℃から1250℃で熱酸化法により形成した膜とするか、その酸化雰囲気は乾燥酸素とした膜とするか、1100℃から1300℃の温度で、もしくは熱酸化膜形成温度と同温度で、不活性ガス中で熱処理した膜とするか、堆積法によるシリコン酸化膜やシリコン窒化膜あるいは熱酸化膜と堆積した膜との組み合わせられた膜とするか、により、チャンネル移動度を改善できた。

【0051】さらに、第12あるいは第13の発明では、上記のゲート絶縁膜形成工程と、 H_2O を含んだ雰囲気での熱処理工程との間に、乾燥酸素雰囲気と不活性ガス雰囲気のどちらか一方、または両方のガス雰囲気でそれぞれ、1100℃から1250℃で熱処理する工程を含むことにより、チャンネル移動度を改善できた。

【0052】さらに、第14の発明では、上記の H_2O （水）を含んだ雰囲気について、 O_2 （酸素）ガスと不活性ガスのどちらか一方、または両方のガスを含むことにより、チャンネル移動度を改善できた。

【0053】さらに、第15あるいは第16の発明では、 H_2O （水）を含んだ雰囲気について、パイロジェニック法による方法を用い、特に、 H_2 ガスの流量 $[H_2]$ と O_2 ガスの流量 $[O_2]$ の比を $[H_2]/[O_2] = 2/7$ から2の範囲にすることにより、チャンネル移動度を改善できた。

【0054】さらに、第17から第20の発明では、第1から第16の発明の特徴に加えて、さらに、炭化珪素領域の洗浄工程を含み、特に犠牲酸化による洗浄か、紫外線によるオゾンにさらす洗浄か、あるいは、減圧下で紫外線によるオゾンにさらす洗浄か、により、チャンネル移動度を改善できた。

【0055】また、第21の発明では、上記の H_2O を

含んだ雰囲気での熱処理した後の工程を800℃以下の比較的低温で行う事により、一旦改善されたチャンネル移動度を再び損なうことがないようにできた。

【0056】また、第22の発明では、上記の半導体装置のゲート電極をアルミニウムを含む材料で形成することにより、トランジスタの動作特性がノーマリオフ型でチャンネル移動度を改善できた。

【0057】また、第23の発明では、上記の H_2O を含んだ雰囲気での熱処理温度を、600℃から900℃にすることにより、チャンネル移動度を比較的大きく改善できた。

【0058】また、第24あるいは第25の発明では、炭化珪素領域の面方位を（0001）面あるいは（000-1）面にとることにより、上記の発明の効果が顕著になり、チャンネル移動度を比較的大きく改善できた。

【図面の簡単な説明】

【図1】MOSFETの作製プロセスを示す図である。

【図2】MOSFETの電界効果移動度のゲート電圧依存性を示す図で、（a）は4H-SiCの（0001）面、（b）は6H-SiCの（0001）面を用いた場合を示す図である。

【図3】4H-SiC（0001）基板を用いたMOSFETの電界効果移動度の最大値の熱処理における水分濃度依存性を示す図である。


【図4】6H-SiC（0001）基板を用いたMOSFETの電界効果移動度の最大値の熱処理における水分濃度依存性を示す図である。

【図5】実施例に係わるMOS型半導体装置の断面図である。


【符号の説明】

- 1 炭化珪素半導体基板
- 2 ソース領域
- 3 ドレイン領域
- 4 層間絶縁膜
- 5 ゲート絶縁膜
- 6 ソース電極
- 7 ドレイン電極
- 8 ゲート電極


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(72)発明者 福田 憲司
茨城県つくば市東1-1-1 独立行政法
人産業技術総合研究所つくばセンター内

(72)発明者 先崎 純寿
茨城県つくば市東1-1-1 独立行政法
人産業技術総合研究所つくばセンター内

(72)発明者 岡本 光央
茨城県つくば市東1-1-1 独立行政法
人産業技術総合研究所つくばセンター内

(72)発明者 原田 信介
茨城県つくば市東1-1-1 独立行政法
人産業技術総合研究所つくばセンター内

(72)発明者 鈴木 誠二
大阪府守口市京阪本通2丁目5番5号 三
洋電機株式会社内

Fターム(参考) 5F058 BA20 BB01 BC02 BC08 BC11
BF56 BF62 BH02 BJ01
5F140 AA01 AA05 BA02 BA20 BD05
BD07 BD09 BE02 BE03 BE07
BE09 BE17 BF01 BF04 BF05
BF07 BF08 BG30 BH21 BJ01
BJ05 BJ07 BK06 BK13 BK21
BK25 BK29 BK38 CA02 CA03
CB01 CC03 CC12

BEST AVAILABLE COPY